TSMC étend sa capacité 3nm sur trois sites pour répondre à la demande explosive en IA

TSMC construit en urgence 18 nouvelles usines de puces dans le monde, la demande en IA absorbant chaque plaquette de silicium disponible.

L'expansion de la capacité en 3nm de TSMC à Taïwan, en Arizona et au Japon intervient alors que la demande de puces pour l'IA a épuisé toutes les plaquettes disponibles, le conditionnement avancé étant encore plus en retard.

« Nous observons une demande sans précédent pour notre technologie 3nm, portée par les accélérateurs d'IA », a déclaré C.C. Wei, directeur général de TSMC. « La pénurie ne se limite pas aux plaquettes ; elle s'étend au conditionnement avancé, qui reste notre goulot d'étranglement le plus serré. »

L'entreprise construit 18 nouvelles installations de fabrication dans le monde, la plus grande expansion de capacité de son histoire. Le nœud 3nm de TSMC – qui offre des vitesses logiques environ 15 % plus rapides et une consommation d'énergie 30 % inférieure à son prédécesseur 5nm – sert de processus principal pour les accélérateurs d'IA Blackwell de Nvidia et les séries MI300 d'AMD. L'expansion s'étend sur trois continents : de nouvelles usines en Arizona et à Kumamoto, au Japon, complètent la capacité existante au siège taïwanais de l'entreprise.

Ce déploiement de capacité positionne TSMC pour capter une part croissante du marché des semi-conducteurs pour l'IA, bien que le risque d'exécution sur trois zones géographiques et un calendrier serré pour l'expansion du conditionnement CoWoS (chip-on-wafer-on-substrate) restent des défis majeurs. Les délais de livraison du conditionnement avancé dépassent désormais 12 mois, la demande d'intégration de la mémoire HBM (high-bandwidth memory) dépassant l'offre.

Le goulot d'étranglement du 3nm et le déficit de conditionnement

La capacité 3nm de TSMC ne peut s'étendre assez vite pour satisfaire la demande de Nvidia, d'AMD et d'une liste croissante de concepteurs de puces IA sur mesure, dont Annapurna Labs d'Amazon et l'équipe Tensor de Google. La capacité de conditionnement avancé CoWoS de l'entreprise – qui empile les dies logiques avec la mémoire à large bande passante – est vendue pour des trimestres consécutifs.

Samsung Foundry a eu du mal à décrocher des commandes majeures de puces IA en 3nm, tandis que l'activité fonderie d'Intel a repoussé l'échéance de son nœud 18A, laissant TSMC comme seul fournisseur en volume de silicium IA de pointe. Cette position de quasi-monopole a suscité des investissements massifs, l'entreprise dépensant des dizaines de milliards de dollars chaque année pour accroître ses capacités.

Diversification géographique et risque d'exécution

L'usine de TSMC en Arizona, initialement retardée par des pénuries de main-d'œuvre et des problèmes d'autorisation, doit commencer la production en 4nm en 2026, avec le 3nm en 2028. L'installation de Kumamoto au Japon, une coentreprise avec Sony, se concentre sur des nœuds plus anciens pour l'automobile et les capteurs d'image, libérant ainsi la capacité taïwanaise pour les puces IA avancées. L'entreprise étudie également la possibilité d'une usine à Dresde, en Allemagne, pour servir la demande européenne.

Chaque nouvelle usine coûte entre 10 et 20 milliards de dollars et nécessite trois à cinq ans pour atteindre une production en volume. La capacité de TSMC à reproduire son efficacité de fabrication taïwanaise sur plusieurs sites géographiques déterminera si l'expansion de capacité génère les rendements attendus par les investisseurs.

La position dominante de TSMC dans la fabrication de puces pour l'IA lui confère un pouvoir de fixation des prix et une visibilité à long terme sur ses revenus, mais les énormes dépenses d'investissement nécessaires à l'expansion géographique introduisent un risque d'exécution. Si la demande d'IA ralentit plus vite que prévu, le déploiement de capacité de l'entreprise pourrait peser sur les taux d'utilisation et les marges.

Cet article est fourni à titre d'information uniquement et ne constitue pas un conseil en investissement.