ASPEED、Latticeと協業しFPGA搭載BMCチップを2026年第3四半期に投入

ASPEED TechnologyとLattice Semiconductorは、プログラマブルロジックをサーバ管理コントローラに直接組み込む取り組みを進めている。この動きは、ハイパースケールデータセンターがインフラをカスタマイズする方法を一変させる可能性がある。

ベースボード管理コントローラの支配的サプライヤーであるASPEED Technologyは、新製品AST1840チップにLattice SemiconductorのFPGA技術を統合する。これにより、データセンター事業者は個別部品を追加することなく、サーバ管理をプログラム可能な形で制御できるようになる。

「AST1840は、現代のサーバプラットフォームに柔軟な管理ソリューションを提供する上で重要な一歩です」とASPEED Technologyの董事長兼社長であるChris Lin氏は述べた。「プログラム可能な機能を当社プラットフォームに統合することで、お客様は要件の変化に応じて設計を適応させることが可能になります。」

AST1840は、Armベースの処理サブシステムと組み込みFPGAを組み合わせており、設計者は製品ライフサイクルを通じてインターフェースの変更や機能の拡張が可能である。本チップはLTPIプロトコルを使用して既存のBMCと接続し、Open Compute Projectが定めるOBMF-ICP標準と、Caliptra 2.x Root of Trustに基づくStreaming Bootをサポートする。2026年第3四半期にサンプル出荷が開始される見込みである。

今回のパートナーシップにより、LatticeはASPEEDが推定70%の市場シェアを握るBMCエコシステムに足場を得ることになる。低消費電力FPGAでAMDのXilinxやIntelのAltera部門といった大手競合と戦うLatticeにとって、この設計採用は、ASPEEDの管理コントローラを使用する主要なサーバプラットフォームすべてへのチャネルを開くことになる。

なぜ今、プログラマビリティが重要なのか

AST1840は、サーバ管理がますます複雑化する市場に参入する。Amazon Web Services、Microsoft Azure、Google Cloudといったハイパースケール事業者は、異なるCPUアーキテクチャ、アクセラレータ、ネットワーク構成を備えた異種混合のフリートを運用している。プログラム可能な管理レイヤーにより、各構成にカスタムASICを必要とせず、多様なハードウェア全体で制御を標準化できる。

LatticeのFPGAは、同等のAMDやIntelのプログラマブルロジックよりも消費電力が低く、厳しい熱予算内で動作しなければならない常時稼働の管理コントローラに適している。AST1840の組み込みFPGAはリモートで再構成可能であり、運用者は導入後に新しいセンサー、セキュリティプロトコル、インターフェース標準への対応を追加できる。

投資家にとっての意味

台湾証券取引所に上場するASPEEDは、AIサーバ需要の拡大に伴いBMC事業が恩恵を受けており、データセンター事業者はより高度なテレメトリーと制御を求めている。AST1840は同事業をプログラマブルロジックに拡張し、サーバ1台あたりの平均販売価格を引き上げる可能性がある。一方、株価が将来予想利益の約30倍で取引されるLatticeは、従来AMDやIntelのより高消費電力のFPGAに限られていたデータセンター管理市場への露出を獲得する。

Lattice Semiconductorの社長兼CEOであるFord Tamer氏は、今回の協業により「プログラム可能な制御がBMCプラットフォームにより近づき、お客様は幅広いシステムにわたって拡張・展開可能なソリューションを構築できるようになる」と述べた。

両社は今週台北で開催されるCOMPUTEX 2026でAST1840を展示する予定である。

本記事は情報提供のみを目的としており、投資助言を構成するものではありません。