Key Takeaways:
- ファーウェイのKirin 2026チップは175.39 MTr/mm²のトランジスタ密度を達成し、TSMCの5nmプロセスに匹敵
- ロジックフォールディングは回路を2枚の積層ウェハに分割し、消費電力を従来世代比59%に低減
- 「TAOの法則」フレームワークは2035年までにトランジスタ密度が400 MTr/mm²に達すると予測、AIデータセンターチップにも拡大
Key Takeaways:

ファーウェイのKirin 2026チップは、ロジックフォールディング技術により最先端のEUVリソグラフィを必要とせず、TSMCの5nmトランジスタ密度に匹敵する性能を達成した。
ファーウェイのKirin 2026チップは、論理回路を2枚の積層ウェハに分割することで、1平方ミリメートルあたり1億7539万個のトランジスタ密度を実現。これはTSMCの5nmプレーナープロセスに匹敵し、同社が入手できないEUVリソグラフィ装置を回避する成果である。
「将来の電子システムは、幾何学的スケーリングではなく、時間スケーリングによって導かれるべきである」と、ファーウェイ半導体事業担当社長の何庭波氏は、7月8日付で発表した第2版「TAOの法則」論文に記した。このフレームワークは、6年間にわたって製造された381個のチップに基づいている。
Kirin 2026は、同等性能において、前世代のKirin 9030 Proの59%の消費電力で動作し、供給電圧を0.2V低減している。業界標準によるトランジスタ密度1億7539万個/mm²は、TSMCの5nmレンジ(1億3820万個~1億7130万個/mm²)の上限に位置する。ファーウェイによれば、これは従来3年間の幾何学的スケーリングを要する一回の改良で達成されたという。
このブレークスルーは、スマートフォンおよびAIチップの競争環境を一変させる可能性があり、TSMCやサムスン・ファウンドリに対し、自社の3D積層ロードマップの加速を迫るものとなる。中芯国際集成電路製造(SMIC)を含むファーウェイのサプライチェーン・パートナーにとっては、最先端のリソグラフィ装置を使わずに高度なチップ性能を実現する代替経路が検証されたことを意味する。
システムレベルの解決策としてのロジックフォールディング
ファーウェイが「ロジックフォールディング」と呼ぶ中核的革新技術は、レジスタと論理回路を2枚の積層ウェハに分散配置し、ハイブリッドボンディングによる垂直インターコネクトで接続するものである。HBMの垂直DRAM積層とは異なり、ロジックフォールディングは機能的な論理コンポーネントを複数のウェハ層に分割し、階層的レイアウトを最適化する。ファーウェイはこのアプローチを、建築材料を変えずに平屋を2階建てに変更することに例えている。すなわち、トランジスタの微細化も先端リソグラフィも不要で、既存コンポーネントの再編成のみで実現する。
この技術は、「TAOの法則」フレームワークの中でファーウェイが「回路層の時定数(τ_circuit)」と呼ぶものを対象としている。同フレームワークは、システムのタイミングをトランジスタ、回路、チップ、システムの4層にわたる結合された副次定数に分解する。チップ全体に広がる長い金属配線を、層間の短い垂直チャネルに置き換えることで、ロジックフォールディングはより高密度のトランジスタを必要とせずに信号伝搬遅延を低減する。
ファーウェイは、Kirin 2026が保守的な実装を採用していると強調しており、さらなる密度向上の余地が大きいことを示唆している。同社は、2035年までにトランジスタ密度が400 MTr/mm²(業界標準換算で294.8 MTr/mm²)に達し、ロジックフォールディングによりCPUコア周波数が4ギガヘルツを超えると予測している。
モバイルSoCからAIデータセンターへ
同じ時間スケーリングの原理はAIデータセンター用途にも拡張される。ファーウェイによれば、データ転送にエネルギーの80%以上が消費され、システムコストの70%以上がデータストレージに費やされているという。同社のデータセンター実装は、Unified Busアーキテクチャ、Hi-ONEと呼ばれるパッケージ近接型光エンジン、そして3Dフォールディングパッケージングトポロジを採用し、システムレベルでの通信時定数を圧縮する。
ファーウェイのロードマップによれば、Ascend 990 AIアクセラレータは2030年以降にロジックフォールディングを導入する予定である。3D積層、パッケージレベルのI/O統合、システムレベルのインターコネクトを組み合わせたハードウェア統合は、2035年までに100倍以上に拡大すると見込まれる。このタイムラインは、ファーウェイが代替スケーリング手法を武器に、中国のAIチップ市場におけるエヌビディアの支配的地位に対抗しようとしていることを示唆している。既に輸出規制により、中国市場ではエヌビディアの最先端製品へのアクセスが制限されている。
TAOの法則の論文は、ネイティブのEDAツールチェーンサポートの欠如や、異なるバッチ間のウェハボンディングに起因するプロセスばらつきなど、未解決の重要な課題を認めている。「多くの未解決の問いが残されており、単一の組織だけでそれらに対処することはできない」と何氏は述べ、本論文を「現場からの報告書であり、招待状である」と位置づけ、業界全体の参加を呼びかけている。
投資家にとって、その影響は両刃の剣となる。TSMC(株価収益率18倍)は、ファーウェイの代替スケーリング手法が業界で採用されれば、プロセスノードプレミアムの長期的な侵食に直面する可能性がある。エヌビディア(株価収益率35倍)は、ファーウェイが競合するAIアクセラレータを開発するにつれ、中国向け収益シェアがさらに圧縮される可能性がある。ただし、短期的なリスクは依然として限定的である。ロジックフォールディングには、ハイブリッドボンディングの歩留まり率とEDAツールのサポートが必要であり、ファーウェイはその大規模な実証をまだ完全には行っていない。
本記事は情報提供のみを目的としており、投資助言を構成するものではない。