주요 내용:
- IBM Research, 0.7나노미터 노드에서 세계 최초 서브-1nm 칩 아키텍처 제작
- 나노스택 디자인, 2nm 대비 최대 50% 높은 성능 또는 70% 향상된 에너지 효율 제공
- 상용화는 5년 이내에 이루어질 전망, AI 데이터센터 경제성 재편 가능성
주요 내용:

IBM Research가 세계 최초로 서브-1나노미터 칩 아키텍처를 제작했다. 손톱만한 크기의 다이에 약 1000억 개의 트랜지스터를 집적하며 반도체 로드맵을 옹스트롬 시대로 확장했다.
IBM의 새로운 나노스택 아키텍처는 0.7나노미터 노드에서 제작되어 2nm 전작 대비 최대 50% 높은 성능 또는 70% 향상된 에너지 효율을 제공한다. 이는 AI 데이터센터의 경제성을 재편할 수 있는 도약이다.
IBM 리서치 소장 겸 IBM 펠로우인 제이 감베타는 "이는 단순한 점진적 개선이 아니라 의미 있는 도약이다. 에너지 증가 없이 컴퓨팅 성능이 획기적으로 향상되는 미래를 가리킨다"라고 말했다.
나노스택 디자인은 트랜지스터를 옆으로 배치하는 대신 수직으로 쌓아 올려, 2021년에 발표된 IBM의 2nm 노드 칩 대비 약 2배의 트랜지스터 밀도를 구현한다. IBM은 또한 AI 워크로드에 중요한 지표인 SRAM 스케일링을 40% 개선했다. 이 아키텍처는 상단과 하단 트랜지스터를 각각 다른 재료로 별도 설계할 수 있어, 기존 평면 설계로는 불가능했던 성능 및 전력 최적화를 가능하게 한다.
IBM은 더 이상 칩을 상업적으로 제조하지 않는다. 2015년 공장을 글로벌파운드리에 이전하며 파운드리 사업에서 철수했지만, IBM의 연구 파이프라인은 역사적으로 업계 전체의 방향을 설정해 왔다. IBM이 개척한 나노시트 기술은 현재 TSMC와 삼성 파운드리의 모든 첨단 3nm 및 2nm 칩의 기반이 되고 있다. 나노스택이 동일한 궤적을 따른다면, 엔비디아, AMD, 인텔의 향후 10년간 칩 설계에 영향을 미칠 수 있다.
나노스택의 작동 원리
IBM 나노스택 아키텍처의 기본 단위는 두 개의 트랜지스터가 수직으로 쌓이고 결합된 구조로, 각각 5나노미터 두께의 나노시트 3개를 포함한다. 이는 약 15줄의 실리콘 원자에 해당한다. 트랜지스터를 수직 방향으로 엇갈리게 배치함으로써, IBM은 1959년 트랜지스터가 발명된 이후 업계가 2차원에서 거의 소진한 칩 스케일링에 세 번째 축을 효과적으로 추가했다.
IBM의 실리콘 기술 연구개발 부사장인 후이밍 부는 "우리 업계 역사상 처음으로 트랜지스터를 수직 방향으로 쌓고 엇갈리게 배치할 수 있게 됐다"라고 밝혔다.
이 접근법은 근본적인 문제를 해결한다. 전통적인 트랜지스터 미세화가 원자 수준의 한계에 도달했고, 프로세서에 가장 가까운 메모리 셀을 축소하는 SRAM 스케일링은 3nm에서 2nm 세대 사이에 불과 몇 퍼센트 개선에 그쳤다. IBM의 엇갈린 채널 비트 셀을 통한 40%의 SRAM 개선은 사실상 정체된 영역에서의 획기적인 진전이다.
AI 데이터센터와의 연결점
이번 기술 돌파의 시점은 AI 인프라 투자가 변곡점에 도달한 시기와 일치한다. TSMC 4nm 노드로 제작된 엔비디아의 블랙웰 GPU와 3nm 기반의 차기 루빈 플랫폼은 모두 데이터센터의 전력 및 열 제약에 직면해 있다. 마이크로소프트, 아마존, 알파벳 등 하이퍼스케일러들은 GPU 클러스터에 연간 수백억 달러를 지출하고 있으며, 에너지 비용은 확장을 제약하는 핵심 요소가 되고 있다.
부 부사장은 "모두가 더 높은 성능을 요구하지만, 아무도 전력 비용을 지불하려 하지 않는다"라고 말했다.
IBM의 SRAM 개선이 특히 중요한 이유는, 많은 AI 칩이 데이터 이동을 줄이기 위해 다이 면적의 상당 부분을 온칩 메모리에 할당하기 때문이다. 데이터 이동은 AI 추론에서 에너지 소비의 가장 큰 원인 중 하나다. 더 효율적인 SRAM 설계는 캐시 용량을 늘리고 프로세서와 외부 메모리 간 데이터 전달 필요성을 줄여 AI 워크로드의 총소유비용(TCO)을 직접적으로 낮출 수 있다.
상용화 경로
IBM은 이 기술이 아직 연구 단계에 있으며, 서브-1nm 노드에서의 최초 상용화는 5년 이내에 이루어질 것으로 전망된다고 밝혔다. IBM은 일본의 라피더스와 2nm 제조 협력을 진행 중이며, 뉴욕 올버니 시설에서 ASML의 High NA EUV 리소그래피 장비를 도입할 준비를 하고 있다. 이 장비는 나노스택에 필요한 초정밀 회로 패턴을 인쇄하는 데 필수적이다.
감베타는 구체적인 상용화 파트너를 언급하지 않았지만, 이 아키텍처가 CPU, GPU, 모바일 프로세서 전반에 적용될 수 있을 만큼 범용적이라고 말했다. 부 부사장은 "10년 안에 이것은 우리가 발명하고 업계가 변혁하도록 도운 또 하나의 주류 기술이 될 것"이라고 전망했다.
투자자들에게 중요한 질문은 나노스택이 IBM의 연구가 TSMC와 삼성에 채택된 업계 표준이 된 나노시트의 성공 사례를 따를지, 아니면 실험실의 호기심에 머물지 여부다. IBM 주식은 선행 주당순이익의 약 22배에 거래되고 있으며, 주가 밸류에이션은 반도체 지식재산보다 소프트웨어 및 컨설팅 사업에 더 크게 의존하고 있다. 나노스택의 성공적인 라이선싱 파이프라인은 새로운 수익원을 추가할 수 있지만, IBM은 아직 어떤 라이선스 계약도 공개하지 않았다.
본 기사는 정보 제공 목적으로만 작성되었으며 투자 조언을 구성하지 않습니다.