Những điểm chính:
Phòng thí nghiệm Nghiên cứu IBM đã sản xuất kiến trúc chip dưới 1 nanometer đầu tiên trên thế giới, tích hợp gần 100 tỷ bóng bán dẫn trên một viên die có kích thước bằng móng tay và đưa lộ trình bán dẫn bước vào kỷ nguyên angstrom.
Kiến trúc nanostack mới của IBM, được chế tạo tại node 0,7 nanometer, mang lại hiệu suất cao hơn tới 50% hoặc hiệu quả năng lượng cao hơn 70% so với thế hệ 2nm trước đó — một bước nhảy vọt có thể định hình lại nền kinh tế của các trung tâm dữ liệu AI.
"Đây không chỉ là một bước tiến gia tăng, mà là một bước nhảy vọt có ý nghĩa, chỉ ra một tương lai nơi điện toán trở nên mạnh mẽ hơn đáng kể mà không đi kèm với sự gia tăng tương ứng về năng lượng," Jay Gambetta, giám đốc Nghiên cứu IBM và một IBM Fellow, cho biết.
Thiết kế nanostack xếp chồng các bóng bán dẫn theo chiều dọc thay vì đặt chúng cạnh nhau, cho phép mật độ bóng bán dẫn gần gấp đôi so với chip node 2nm của IBM ra mắt năm 2021. IBM cũng chứng minh mức cải thiện 40% trong khả năng mở rộng SRAM, một thước đo quan trọng đối với khối lượng công việc AI vốn phụ thuộc vào bộ nhớ băng thông cao, độ trễ thấp. Kiến trúc này cho phép các bóng bán dẫn trên và dưới được thiết kế riêng biệt với các vật liệu khác nhau, mở khóa các tối ưu hóa về hiệu suất và năng lượng không thể thực hiện được trong các thiết kế phẳng thông thường.
IBM không còn sản xuất chip thương mại nữa — hãng đã thoát khỏi lĩnh vực chế tạo vào năm 2015 bằng cách chuyển các nhà máy của mình cho GlobalFoundries — nhưng đường ống nghiên cứu của IBM trong lịch sử đã định hướng cho toàn bộ ngành công nghiệp. Công nghệ nanosheet, do IBM tiên phong, hiện là nền tảng cho tất cả các chip 3nm và 2nm hàng đầu từ TSMC và Samsung Foundry. Nếu nanostack đi theo cùng quỹ đạo đó, nó có thể ảnh hưởng đến thập kỷ thiết kế chip tiếp theo cho Nvidia, AMD và Intel.
Cách thức hoạt động của Nanostack
Đơn vị cơ bản của kiến trúc nanostack của IBM bao gồm hai bóng bán dẫn xếp chồng và liên kết với nhau, mỗi bóng chứa ba nanosheet có độ dày riêng lẻ 5 nanometer — tương đương khoảng 15 hàng nguyên tử silicon. Bằng cách bố trí so le các bóng bán dẫn theo chiều dọc, IBM đã thêm một trục thứ ba vào việc mở rộng chip mà ngành công nghiệp đã khai thác gần như cạn kiệt ở hai chiều kể từ khi bóng bán dẫn được phát minh vào năm 1959.
"Đây sẽ là lần đầu tiên trong ngành của chúng tôi, chúng tôi có thể xếp chồng và bố trí so le các bóng bán dẫn theo hướng thẳng đứng," Huiming Bu, phó chủ tịch nghiên cứu và phát triển công nghệ silicon tại IBM, cho biết.
Cách tiếp cận này giải quyết một vấn đề cơ bản: việc thu nhỏ bóng bán dẫn truyền thống đã tiến gần đến giới hạn nguyên tử, và khả năng mở rộng SRAM — khả năng thu nhỏ các ô nhớ gần bộ xử lý nhất — đã chậm lại chỉ còn vài phần trăm giữa các thế hệ 3nm và 2nm. Mức cải thiện 40% SRAM của IBM thông qua các ô bit kênh so le đại diện cho một bước ngoặt trong một lĩnh vực mà tiến bộ gần như đã bị đình trệ.
Mối liên hệ với Trung tâm Dữ liệu AI
Thời điểm của bước đột phá này trùng với một điểm uốn trong chi tiêu cơ sở hạ tầng AI. GPU Blackwell của Nvidia, được xây dựng trên node 4nm của TSMC, và nền tảng Rubin sắp tới trên 3nm, cả hai đều đối mặt với các ràng buộc về năng lượng và nhiệt trong các trung tâm dữ liệu. Các hyperscaler bao gồm Microsoft, Amazon và Alphabet đang chi hàng chục tỷ đô la mỗi năm cho các cụm GPU, nơi chi phí năng lượng đã trở thành một ràng buộc chặt chẽ đối với việc mở rộng.
"Mọi người đều đòi hỏi hiệu suất cao hơn, nhưng không ai muốn trả hóa đơn tiền điện," Bu nói.
Những cải tiến SRAM của IBM đặc biệt phù hợp vì nhiều chip AI dành phần lớn diện tích die cho bộ nhớ trên chip để giảm việc di chuyển dữ liệu — một trong những nguồn tiêu thụ năng lượng lớn nhất trong suy luận AI. Các thiết kế SRAM hiệu quả hơn có thể tăng dung lượng bộ nhớ đệm và giảm nhu cầu truyền dữ liệu giữa bộ xử lý và bộ nhớ ngoài, trực tiếp giảm tổng chi phí sở hữu cho các khối lượng công việc AI.
Lộ trình Thương mại hóa
IBM lưu ý rằng công nghệ này vẫn đang trong giai đoạn nghiên cứu, với việc áp dụng sớm nhất tại node dưới 1nm dự kiến trong vòng 5 năm. Công ty đang hợp tác với các đối tác bao gồm Rapidus của Nhật Bản về sản xuất 2nm và đang chuẩn bị sử dụng các công cụ quang khắc High NA EUV của ASML tại cơ sở Albany, New York — thiết bị cần thiết để in các mạch có độ chính xác cực cao mà nanostack yêu cầu.
Gambetta từ chối nêu tên các đối tác thương mại hóa cụ thể nhưng cho biết kiến trúc này đủ tổng quát để áp dụng cho CPU, GPU và bộ xử lý di động. "Trong vòng một thập kỷ, đây sẽ trở thành một công nghệ chủ đạo khác mà chúng tôi đã phát minh và giúp ngành công nghiệp chuyển đổi," Bu nói.
Đối với các nhà đầu tư, câu hỏi đặt ra là liệu nanostack có đi theo kịch bản nanosheet — nơi nghiên cứu của IBM trở thành tiêu chuẩn ngành được TSMC và Samsung áp dụng — hay chỉ là một thí nghiệm trong phòng thí nghiệm. Cổ phiếu IBM đang giao dịch ở mức khoảng 22 lần thu nhập dự phóng, với định giá của cổ phiếu được thúc đẩy nhiều hơn bởi các mảng kinh doanh phần mềm và tư vấn hơn là sở hữu trí tuệ bán dẫn. Một đường ống cấp phép thành công cho nanostack có thể bổ sung thêm một nguồn doanh thu mới, mặc dù công ty chưa tiết lộ bất kỳ thỏa thuận cấp phép nào.
Bài viết này chỉ mang tính chất tham khảo và không cấu thành lời khuyên đầu tư.
