Những điểm chính:
TSMC đang thay thế công nghệ đóng gói CoWoS chủ lực bằng công nghệ đóng gói tấm phẳng có tên CoPoS, sử dụng đế kính hình chữ nhật thay vì đĩa bán dẫn silicon tròn, nhờ đó nâng tỷ lệ sử dụng vật liệu từ dưới 70% lên trên 90% và cắt giảm chi phí từ 20% đến 30% trên mỗi đơn vị diện tích, theo các nguồn tin từ chuỗi cung ứng và các phương tiện truyền thông Đài Loan.
"CoPoS áp dụng công nghệ đóng gói tấm phẳng biến hình tròn thành hình vuông, có thể làm tăng đáng kể tỷ lệ sử dụng vật liệu của đĩa bán dẫn tròn 12 inch ban đầu từ dưới 70% lên hơn 90%, giải quyết vấn đề lãng phí hình học và chi phí tăng vọt do kích thước mặt nạ tối đa hóa trên các chip AI siêu lớn sau năm 2028," tờ Commercial Times đưa tin, dẫn lời các nguồn tin trong ngành.
Lô thiết bị trình diễn đầu tiên đã được chuyển đến nhà máy Long Plant của VisEra, công ty con của TSMC tại Đài Loan, với gần 30 nhà cung cấp từ Nhật Bản, Mỹ, Đức và Đài Loan nằm trong danh sách đánh giá ban đầu. Các thiết bị trải dài trên sáu lĩnh vực xử lý: chiếu xạ và phủ, kim loại hóa và mạ đồng, mài và gia công laser, xử lý ướt và xử lý nhiệt, tạo khuôn và tái chảy, cùng đo lường và kiểm tra. Các nhà cung cấp chính bao gồm Canon (thiết bị chiếu xạ), Applied Materials và Lam Research (kim loại hóa), DISCO (mài), và KLA (kiểm tra) — mặc dù hầu hết vẫn đang trong giai đoạn trình diễn, với các đơn đặt hàng chính thức thường cần khoảng 18 tháng thẩm định.
Chủ tịch TSMC, C.C. Wei, lần đầu tiên tiết lộ CoPoS trong cuộc gọi báo cáo thu nhập tháng 4/2026 của công ty, và TSMC đã nộp đơn đăng ký nhãn hiệu "TSMC-COPOS" tại Cục Sở hữu Trí tuệ Đài Loan. Công nghệ này nhắm vào các chip GPU AI và chip điện toán hiệu năng cao vốn đòi hỏi diện tích đóng gói ngày càng lớn — các GPU tương lai có thể cần một giải pháp đóng gói vượt xa những gì đĩa bán dẫn 300mm của CoWoS có thể cung cấp một cách kinh tế. Các tấm nền CoPoS có thể mở rộng lên 750 x 620mm, so với đĩa bán dẫn tròn 300mm của CoWoS, cho phép các khối xử lý lớn hơn và sản lượng cao hơn trên mỗi tấm.
Đế kính đi kèm những đánh đổi
Việc chuyển sang đế lõi kính là trọng tâm trong việc cải thiện hiệu suất của CoPoS nhưng cũng đặt ra những thách thức về sản xuất. Các lỗ xuyên kính (TGV) cải thiện chỉ số cong vênh lên 16% so với đế hữu cơ, đồng thời giảm điện cảm và điện trở, cho phép đóng gói kích thước lớn hơn với nhiều chip hơn. Tuy nhiên, kính giòn — một vết xước cực nhỏ có thể phát triển thành hư hỏng cấu trúc dưới áp lực — và độ dẫn điện của kính kém hơn silicon, tạo ra rào cản cho các ứng dụng công suất cao.
Mục tiêu kích thước tấm nền ban đầu của TSMC là 310 x 310mm, với sản xuất thử nghiệm dự kiến vào năm 2027 và sản xuất hàng loạt vào nửa cuối năm 2028. Việc áp dụng hoàn toàn đế lõi kính dự kiến sẽ không diễn ra trước năm 2030. Công ty đang hợp tác với Ibiden và Innolux để phát triển thiết kế lõi kính ba lớp, với kính được kẹp giữa hai lớp ABF. Việc sản xuất có thể mở rộng đến nhà máy Chiayi của VisEra tại Đài Loan hoặc nhà máy Arizona của TSMC trong giai đoạn 2029–2030.
Các nhà sản xuất thiết bị Đài Loan đang định vị mình cho cuộc chuyển đổi này. Manz Automation đang chuẩn bị các công cụ cho quy trình kim loại hóa TGV và xử lý RDL. InnoService kỳ vọng máy lắng đọng cột đồng của mình sẽ sẵn sàng cho sản xuất hàng loạt vào năm 2027. Scientech và Grand Process Technology đang cung cấp thiết bị xử lý ướt và làm sạch, trong khi Chroma đang phát triển hệ thống kiểm tra tấm nền. V5 Tech, Favite và Weike Semi là một trong những công ty Đài Loan cung cấp thiết bị đo lường và kiểm tra cho đế kính — một phân khúc trước đây có rất ít cơ hội tham gia vào chuỗi cung ứng CoWoS.
Cạnh tranh chiến lược và tác động đến nhà đầu tư
Intel đang theo đuổi chiến lược đế kính song song tại cơ sở Rio Rancho ở New Mexico, mà công ty mô tả là "viên ngọc quý" cho đóng gói tiên tiến. Amkor tuyên bố rằng công nghệ đế kính của Intel sẽ sẵn sàng thương mại hóa trong vòng ba năm. Cuộc đua đóng gói tấm phẳng đồng nghĩa cả hai nhà máy đúc chip đang đầu tư mạnh vào hệ sinh thái thiết bị mới, với danh sách khoảng 30 nhà cung cấp của TSMC cho thấy quy mô vốn cần thiết.
AMD dự kiến sẽ là khách hàng chủ chốt của TSMC cho công nghệ đóng gói tấm phẳng dạng quạt (FOPLP) và tiến trình 1.4nm dành cho dòng sản phẩm Zen 7 phục vụ khách hàng diện rộng, dự kiến ra mắt vào năm 2028. Việc áp dụng CoPoS mở rộng ra ngoài các ứng dụng máy tính cá nhân sang thị trường AI và trung tâm dữ liệu, nơi năng lực đóng gói đã trở thành nút thắt cổ chai cho nguồn cung GPU. Công suất CoWoS của TSMC đã bị bán hết trong nhiều quý liên tiếp, và CoPoS là câu trả lời của công ty cho nhu cầu đóng gói mà riêng CoWoS không thể đáp ứng.
Đối với các nhà đầu tư, quá trình triển khai CoPoS mang lại cả cơ hội lẫn rủi ro. Các nhà sản xuất thiết bị có tên trong danh sách nhà cung cấp ban đầu — bao gồm Applied Materials, Lam Research, Canon, DISCO và KLA — có thể chứng kiến nhu cầu bền vững khi TSMC xây dựng các dây chuyền sản xuất tấm phẳng. Các nhà cung cấp Đài Loan như Scientech, Grand Process Technology và Chroma có cơ hội tiếp cận một nguồn doanh thu mới vốn không tồn tại trong kỷ nguyên CoWoS. Tuy nhiên, chu kỳ thẩm định kéo dài 18 tháng đồng nghĩa doanh thu ngắn hạn từ các đơn đặt hàng thiết bị CoPoS vẫn còn hạn chế, và không phải tất cả các nhà cung cấp ở giai đoạn trình diễn đều sẽ chuyển đổi thành hợp đồng sản xuất. Bản thân TSMC đang giao dịch ở mức khoảng 22 lần thu nhập dự phóng, với chu kỳ đầu tư CoPoS đã được phản ánh trong dự báo chi tiêu vốn năm 2026 tăng cao ở mức 38–42 tỷ USD.
Bài viết này chỉ mang tính chất tham khảo và không cấu thành lời khuyên đầu tư.
