TSMC nhắm mục tiêu 2028 cho CoPoS khi chip Feynman của NVIDIA sắp ra mắt

Công nghệ đóng gói tiên tiến CoPoS của TSMC, nhắm mục tiêu sản xuất hàng loạt vào nửa cuối năm 2028, nhằm giải quyết bài toán kinh tế trong việc đóng gói các chip AI vượt quá 9,5 lần giới hạn reticle tiêu chuẩn, theo một báo cáo nghiên cứu của nhà phân tích Ming-Chi Kuo.

"CoPoS được thiết kế để cải thiện tính kinh tế của sản xuất hàng loạt đối với việc đóng gói chip AI siêu lớn," Kuo cho biết trong báo cáo. Công nghệ này sử dụng một chất nền lõi thủy tinh ba lớp — một lõi thủy tinh kẹp giữa các lớp xây dựng ABF ở cả hai mặt — với quy trình chế tạo Through Glass Via, mạ đồng và kim loại hóa là các bước quy trình chính.

Các tấm kính được sử dụng trong sản xuất có kích thước 510 x 515 mm, sau đó được cắt thành các chất nền lõi thủy tinh riêng lẻ. Kuo đã đề cập cụ thể đến ba quan niệm sai lầm phổ biến: thủy tinh trong CoPoS không hoạt động như một interposer, nó không thay thế ABF (hai vật liệu cùng tồn tại trong cấu trúc xếp chồng), và các chip được gắn vào bề mặt của lớp xây dựng ABF thay vì trực tiếp lên thủy tinh.

Kiến trúc Feynman thế hệ tiếp theo của NVIDIA được xem là khách hàng đầu tiên sử dụng CoPoS, mở rộng mối quan hệ hợp tác vốn đã biến TSMC thành nhà sản xuất độc quyền các bộ tăng tốc AI của NVIDIA. Thời điểm này phù hợp với khung thời gian ra mắt dự kiến của Feynman, mặc dù NVIDIA chưa xác nhận công khai các thông số kỹ thuật đóng gói của chip.

CoPoS so với lộ trình đóng gói hiện tại

TSMC đồng thời đang mở rộng các nền tảng CoWoS và SoIC hiện tại với tốc độ tăng trưởng kép hàng năm lần lượt là 80% và 90% cho đến năm 2027, theo các công bố của công ty tại Hội thảo Công nghệ gần đây. Nhà máy gia công vận hành 11 cơ sở đóng gói tiên tiến trên khắp Đài Loan, bao gồm địa điểm AP7 ở Chiayi — dự kiến sẽ trở thành khuôn viên SoIC lớn nhất của họ — và AP8, một nhà máy LCD đã được chuyển đổi có thể đạt công suất CoWoS hơn 40.000 tấm mỗi tháng vào cuối năm 2026.

CoPoS đại diện cho một khoản đầu tư dài hạn vào chất nền dựa trên thủy tinh cho các khối lượng công việc AI đòi hỏi khắt khe nhất. Trong khi CoWoS vẫn là tiêu chuẩn công nghiệp cho các bộ xử lý AI hiện tại, các thiết kế chip đang vượt quá giới hạn đơn reticle khi các die vượt quá 500 mm vuông — một hạng mục có sản lượng dự kiến sẽ tăng gấp sáu lần từ năm 2022 đến năm 2026, theo dữ liệu của TSMC.

Kuo kỳ vọng lợi thế cạnh tranh của TSMC trong lĩnh vực đóng gói tiên tiến sẽ kéo dài ít nhất đến năm 2032, một mốc thời gian cho phép công ty có dư địa để mở rộng quy mô CoPoS song song với các nút quy trình N2 và A14 của mình. TSMC đang tăng tốc sản xuất N2 tại năm giai đoạn nhà máy trong năm đầu tiên, nhắm tới mục tiêu tăng 70% công suất hàng năm cho N2 và A16 cho đến năm 2028.

Đối với các nhà đầu tư, lộ trình CoPoS củng cố sức mạnh định giá và khả năng giữ chân khách hàng của TSMC ở phân khúc cao cấp nhất của thị trường đóng gói. NVIDIA, chiếm ước tính khoảng 15% đến 20% doanh thu năm 2025 của TSMC, có được một lộ trình đóng gói riêng cho các sản phẩm có biên lợi nhuận cao nhất. TSMC đang giao dịch ở mức khoảng 18 lần thu nhập dự phóng, cao hơn Samsung Electronics nhưng thấp hơn ASML, phản ánh kỳ vọng của thị trường rằng sự thống trị trong lĩnh vực đóng gói sẽ duy trì đà mở rộng biên lợi nhuận ngay cả khi Intel Foundry và Samsung Foundry cố gắng thu hẹp khoảng cách.

Bài viết này chỉ nhằm mục đích cung cấp thông tin và không cấu thành lời khuyên đầu tư.