Qnity 透過imec協議投資五大先進封裝技術

Qnity Electronics加入imec的研究計畫，以加速先進晶片封裝技術發展，押注晶粒小晶片（chiplets）與3D堆疊將定義半導體效能，因為AI運算負載正將傳統設計推向極限。

「先進封裝正成為效能、效率與規模化最關鍵的前沿領域之一，」Qnity技術長Randy King表示。

Qnity的平台涵蓋從前段到後段材料的完整封裝鏈，包括圖案化、平坦化、金屬化、互連技術與熱管理。該公司瞄準晶粒小晶片（取代單晶片的模組化晶粒）、高頻寬記憶體、晶圓級封裝及異質整合——這些技術將元件垂直堆疊，而非鋪展在2D平面上。透過加入imec研究計畫，Qnity得以使用這家比利時實驗室的基礎設施、專家資源以及其產業與學術合作夥伴網絡。

這項投資使Qnity能在先進封裝市場中佔據更大份額，因為Nvidia與AMD等晶片製造商越來越依賴封裝創新來提升效能——在傳統節點微縮帶來報酬遞減之際。Qnity在封裝鏈各環節的材料專業知識，使其相較於純封裝代工廠具備差異化優勢。

封裝何以成為效能槓桿

半導體產業向異質整合（將多個專用晶粒組合在單一封裝中）的轉變，已將封裝從配角變為關鍵的效能槓桿。Nvidia的H100與B200 GPU採用台積電CoWoS（晶片-晶圓-基板）封裝技術，將HBM記憶體與運算晶粒堆疊在一起，實現超過每秒3兆位元組的記憶體頻寬。若無此類封裝技術，每個新製程節點所帶來的效能提升將日益受到晶片間數據傳輸的瓶頸制約。

Qnity的方法與台積電及其他代工廠不同，其專注於材料層——即實現這些複雜封裝架構的化學品、研磨液與薄膜。該公司的產品組合包括圖案化（定義電路特徵）、平坦化（層間表面平整）、金屬化（建立導電路徑）及熱管理（散發堆疊晶粒熱量）所需的材料。隨著堆疊層數增加，每一步都變得更具挑戰性。

imec合作縮短開發週期

與位於比利時魯汶的頂尖半導體研究機構imec的合作，使Qnity能提前掌握新興封裝技術藍圖。imec的研究計畫涵蓋製程技術、設計與封裝，是少數能在材料進入商業生產前進行大規模驗證的機構之一。對Qnity而言，這意味著更短的開發週期，以及能與最終將使用這些材料的晶片製造商共同設計材料的能力。

Qnity股票在紐約證券交易所掛牌，代碼為Q，該公司尚未披露與imec合作的財務條款，也未透露封裝研發的總投資金額。根據業界估算，整體先進封裝市場預計到2030年將達到780億美元，年複合成長率約10%。Qnity能搶佔多少市佔率，將取決於其材料在AI加速器與HPC處理器的大規模量產中被採用的速度。

本文僅供資訊參考，不構成投資建議。