三家企业率先采用楷登电子-三星2nm平台设计AI芯片

楷登电子（Cadence Design Systems）与三星晶圆代工（Samsung Foundry）已在三星第二代2nm工艺上完成了全系列内存与接口IP的认证，打造出一个面向AI基础设施及物理AI芯片的签核就绪型平台，覆盖数据中心、边缘计算及智能设备领域。

"AI基础设施和物理AI正在推动行业进入先进制程和3D-IC设计，这对容量、集成度和签核信心提出了前所未有的要求，"楷登电子硅解决方案集团高级副总裁兼总经理Boyd Phelps表示。

这项多年期协议扩展了楷登电子的IP产品组合，使其在第二代2nm节点上，涵盖了支持英伟达NVLink-C2C互连及CUDA-X GPU加速库的高速SerDes、PCIe、UCIe以及所有主流内存接口。楷登电子的智能体AI数字、定制、3D-IC及系统设计与分析流程——包括Innovus Implementation System、Virtuoso Studio和Integrity 3D-IC Platform——现已获得该节点认证，并支持采用混合铜键合技术的三星3D Cube-H设计。

此次合作正值台积电2026年之前五个工厂的所有2nm晶圆产能被全部预订，充分凸显了市场对先进制程制造的旺盛需求。在AI芯片供应成为超大规模企业扩张计划主要瓶颈的背景下，三星第二代2nm工艺为芯片设计者提供了替代晶圆代工合作伙伴的选择。

英伟达与安霸领衔首批客户阵容

英伟达正利用该平台，通过NVLink-C2C和CUDA-X GPU加速能力实现高带宽互连，这些技术是下一代加速计算系统的基础。英伟达计算工程副总裁兼总经理Timothy Costa表示，在三星2nm平台上的GPU加速设计流程正在"优化下一代AI架构和高带宽互连的性能与交付。"

安霸正在开发其下一代2nm边缘AI平台，用于机器人、无人机、自主机器及先进传感应用。该公司在三星节点上使用楷登电子的PCIe 5.0 IP。安霸首席运营官Chan Lee表示，拥有"签核就绪、协同优化的IP与工具解决方案，再加上稳健且经过生产验证的设计套件和PDK"，使公司能够降低风险并加速低功耗AI感知与物理AI计算的创新。

物理AI开辟晶圆代工竞争新战线

三星正通过楷登电子开发的芯片粒（chiplet）平台，将其晶圆代工业务扩展到物理AI半导体领域，目标瞄准机器人、汽车系统、无人机及工业自动化芯片。第二代2nm节点实现了关键设计特性，包括在布局布线流程中的毛刺功耗优化，以及智能层次化流程，以实现最佳性能、功耗与面积表现。

扩展后的认证还涵盖了采用混合铜键合技术的三星3D Cube-H设计，提供完整的系统规划、实现和签核流程，包括楷登电子Cerebrus Intelligent Chip Explorer和Integrity 3D-IC Platform。该平台包含硅中介层自动布线和优化功能，确保分析、签核和验证之间更紧密的连接。

楷登电子与三星晶圆代工将在"三星先进晶圆代工生态系统2026"活动上展示深化合作成果，届时将举办技术专题会议和演示，展示面向GPU加速AI工作负载的第二代2nm和3D-IC设计流程。

对投资者而言，此次加深的合作巩固了楷登电子在半导体设计生态系统中的竞争护城河。随着芯片设计者为加快推出越来越复杂的先进制程设计而竞相流片，楷登电子股价已从AI基础设施建设中受益。这一合作也表明，三星正认真对待与台积电在AI芯片制造领域的竞争，随着超大规模企业和AI公司争夺产能，该市场年产值可达数百亿美元。

本文仅供参考，不构成投资建议。